(19)日本国特許庁(JP)

(12) 公開特許公報 (A) (11) 特許出願公開番号

特開平8-75774

(43)公開日 平成8年(1996)3月22日


(51) Int. Cl. 6 識別記号 庁内整理番号 FΙ 技術表示箇所 G 0 1 P 15/09 H 0.1 L 29/84 Α 41/08 H01L 41/08 Z 41/22 Z 審査請求 未請求 請求項の数4 OL(全7頁) 最終頁に続く (21)出願番号 (71)出願人 000006231 特願平6-215881 株式会社村田製作所 (22)出願日 平成6年(1994)9月9日 京都府長岡京市天神二丁目26番10号 (72)発明者 多保田 純 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72) 発明者 宇波 俊彦 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (74)代理人 弁理士 岡田 和秀

(54) 【発明の名称】圧電体素子、これを用いて構成された加速度センサ及び圧電体素子の製造方法

(57)【要約】

【目的】信号取出電極を構成する表面電極と外部引出電 極との接続及び導通を安定化することができ、圧電セラ ミック体における脱分極が起こる恐れのない圧電体素 子、これを用いて構成された加速度センサ及び圧電体素 子の製造方法を提供する。

【構成】本発明に係る圧電体素子は、内部電極2が埋設 された板状の圧電セラミック体3の互いに対向する主表 面上それぞれには信号取出電極1が設けられており、各 信号取出電極1は、圧電セラミック体3の長手方向に沿 って区分された中央部6a, 7a及び端部6b, 7bの 各々と対応する位置ごとに分離して形成された厚膜形状 の表面電極4と、同一の主表面上に形成された表面電極 4を覆って形成された薄膜形状の接続電極5とを積層し たものである。



1

【特許請求の範囲】

【請求項1】 内部電極が埋設された板状の圧電セラミック体を具備しており、その長手方向に沿う中央部及び端部が厚み方向に沿って互いに異なる向きに分極処理された圧電体素子であって、

圧電セラミック体の互いに対向する主表面上それぞれには信号取出電極が設けられており、各信号取出電極は、 圧電セラミック体の中央部及び端部の各々と対応する位置ごとに分離して形成された厚膜形状の表面電極と、同一の主表面上に形成された表面電極を覆って形成された 10 薄膜形状の接続電極とを積層したものであることを特徴とする圧電体素子。

【請求項2】 内部電極が埋設された板状の圧電セラミック体の互いに対向する主表面上それぞれには、圧電セラミック体の長手方向に沿う中央部及び端部の各々と対応する位置ごとに分離して形成された厚膜形状の表面電極と、同一の主表面上に形成された表面電極を覆って形成された薄膜形状の接続電極とを積層してなる信号取出電極が設けられた圧電体素子を用いて構成されたことを特徴とする加速度センサ。

【請求項3】 内部電極が埋設された板状の圧電セラミック体を用意し、その互いに対向する主表面上それぞれには、圧電セラミック体の長手方向に沿う中央部及び端部の各々と対応する位置ごとに分離して配置された厚膜形状の表面電極を導電ペーストの印刷及び焼き付け処理によって形成する工程と、

内部電極と表面電極とを用いて圧電セラミック体の中央 部及び端部に対する分極処理を行う工程と、

同一の主表面上に形成された表面電極を覆う薄膜形状の接続電極をスパッタリング処理によって形成する工程とを含んでいることを特徴とする請求項1に記載した圧電体素子の製造方法。

【請求項4】 内部電極が形成された一方側主表面が貼り合わされて板状の圧電セラミック体となる一対の圧電セラミック板を用意し、各圧電セラミック板の他方側主表面上には、圧電セラミック板の長手方向に沿う中央部及び端部の各々と対応する位置ごとに分離して配置された厚膜形状の分極電極を導電ペーストの印刷及び焼き付け処理によって形成する工程と、

内部電極と表面電極とを用いて各圧電セラミック板の中 40 央部及び端部に対する分極処理を行う工程と、

各圧電セラミック板の他方側主表面上に形成された表面 電極を覆う薄膜形状の接続電極をスパッタリング処理に よって形成する工程と、

各圧電セラミック板の一方側主表面同士を貼り合わせて 圧電セラミック体を構成する工程とを含んでいることを 特徴とする請求項1に記載した圧電体素子の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、圧電体素子、これを用 50 圧縮応力を受けることになる。そこで、これらの各部6

いて構成された加速度センサ及び圧電体素子の製造方法に関する。

[0002]

【従来の技術】従来から、衝撃検出用などとして使用される加速度センサのうちには圧電体素子を組み込んで構成されたものがあり、これら圧電体素子のうちには図1で示すようなバイモルフ構造を有するものがある。すなわち、この圧電体素子は、主表面上それぞれに信号取出電極1が形成され、かつ、これら信号取出電極1と平行状態の内部電極2が埋設された板状の圧電セラミック体3を具備して構成されたものであり、信号取出電極1のそれぞれは3つずつの表面電極4及びこれらを覆う接続電極5が積層されたものとなっている。そして、これら信号取出電極1のうちの一方側(図では、上側)は圧電セラミック体3の一方側外端面(図では、左側)にまで延出される一方、他方側(図では、下側)の信号取出電極1は他方側外端面(図では、右側)にまで延出されている。

【0003】また、内部電極2を挟んだうえで対向する ことによって圧電セラミック体3を構成するセラミック 領域6,7それぞれの長手方向は3つずつの部分、つま り加速度の作用時に発生する応力の変化する境界線を介 したうえでの中央部6a, 7aと端部6b, 7bとに区 分されており、セラミック領域6,7それぞれの中央部 6a, 7aと端部6b, 7bとは厚み方向に沿って互い に異なる向きに分極処理されるとともに、中央部 6 a, 7a及び端部6b, 7bの各々とが互いに逆となる向き に従って分極処理されている。すなわち、この際におけ るセラミック領域6の中央部6a及び端部6bそれぞれ は互いに異なる分極の向きA、Bを有し、かつ、セラミ ック領域7の中央部7a及び端部7bそれぞれは互いに 異なる分極の向きC,Dを有するように分極処理されて おり、同時に、中央部6a, 7aにおける分極の向きA とCとは互いに近ずく内向きとされる一方、両者の端部 6b, 7bにおける分極の向きBとDとは互いに遠ざか る外向きとされている。

【0004】さらに、この圧電体素子の長手方向に沿う 両端縁は側面視「コ」字形状とされた一対の挟持枠体8 によって固定支持されており、圧電セラミック体3の主 表面上に形成された信号取出電極1の各々は圧電セラミ ック体3及び挟持枠体8の互いに異なる外端面上に形成 された外部引出電極9,10のそれぞれに対して接続さ れている。ところで、上記構成の圧電体素子を用いるの は、以下のような理由に基づいている。すなわち、この 圧電体素子に対して加速度が作用した場合には、圧電セ ラミック体3を構成するセラミック領域6,7それぞれ の中央部6a,7a及び端部6b,7bが慣性力の作用 によって変形することになり、これらの各部6a,7 a,6b,7bは変形に伴って生じた引張応力もしくは

a, 7a, 6b, 7bでは、各々の分極の向きA~Dと 受けた応力との相乗効果によって電荷発生量が増大する ことになり、圧電体素子の全体における電荷発生量が増 大する結果、加速度センサの検出感度が向上するという 利点が得られるのである。

【0005】次に、図1で示した構成を有する圧電体素 子の製造方法を、図2及び図3で示す工程斜視図に基づ いて手順を追って説明する。なお、これらの図において は、個々の圧電体素子に見合う大きさ及び形状の範囲を 仮想線で区切ることによって示している。

【0006】まず、図2(a)で示すように、並列配置 された内部電極2の複数個分に見合う帯状の内部電極層 11が複数列にわたって埋設され、かつ、圧電体素子と なる圧電セラミック体3の多数個に見合う大きさ及び形 状とされた矩形平板状の圧電セラミック基体12を用意 する。そして、この圧電セラミック基体12の互いに対 向する主表面上それぞれには、個々の圧電セラミック体 3、すなわち、内部電極2を介して対向するセラミック 領域6,7それぞれの長手方向に沿って区分された中央 部 6 a , 7 a 及び端部 6 b , 7 b の各々と対応すること 20 になる位置ごとに分離して配置された帯状の表面電極層 13を複数列にわたって形成する。そこで、この際、一 列状として並列配置された圧電セラミック体3群に対応 する範囲ごとには、3列分ずつの表面電極層13が並列 形成されていることになる。

【0007】その後、図2(b)で示すように、内部電 極層11と表面電極層13の各々とを用いたうえ、各圧 電セラミック体3を構成するセラミック領域6,7それ ぞれの中央部6a, 7a及び端部6b, 7bに対する分 b, 7bの分極処理は、図1で示した通りの分極の向き A~Dとなるよう設定したうえで行われる。そして、図 2(c)で示すように、圧電セラミック基体12におけ る同一の主表面上に形成され、かつ、一列状の圧電セラ ミック体3群それぞれに対応する3列分ずつの表面電極 層13を覆ったうえで導通させる接続電極層14を形成 する。なお、ここでの表面電極層13及び接続電極層1 4は、個々の圧電体素子における信号取出電極1を構成 する表面電極4及び接続電極5となるものである。

【0008】引き続き、図3 (a) で示すように、内表 40 面側の所定位置ごとに所定幅寸法の凹溝15が形成され た挟持枠基体16を用意し、かつ、表面電極層13及び 接続電極層14が積層して形成された圧電セラミック基 体12の主表面上それぞれに対して挟持枠基体16の各 々を貼り合わせることによって一体化する。さらに、個 々の圧電体素子に見合う大きさ及び形状の範囲を区切る べく設定された仮想線に従って圧電セラミック基体12 及び挟持枠基体16を切断すると、図3(b)で示すよ うな構成となった単品ずつの圧電体素子、すなわち、3 つの表面電極4及びこれらを覆う接続電極5からなる信 50

ミック体3と一対の挟持枠体8とを具備した圧電体素子 が得られる。そして、この際、信号取出電極1を構成す る表面電極4は、圧電体素子の外端面に露出している。 そこで、得られた圧電体素子それぞれの外端面上、すな わち、圧電セラミック体3及び挟持枠体8の外端面上に

号取出電極1が主表面上それぞれに形成された圧電セラ

外部引出電極9,10を形成すると、図1で示したバイ モルフ構造の圧電体素子として完成し、各信号取出電極 1を構成する表面電極4の各々は外部引出電極9,10 10 のそれぞれと「T」字形に接続されたうえで導通してい

ることになる。 [0009]

【発明が解決しようとする課題】ところで、前記従来例 に係る圧電体素子及びその製造方法においては、次のよ うな不都合が生じることがあった。すなわち、まず、圧 電セラミック基体12の主表面上それぞれに形成された 表面電極層13の厚みは形成条件によって薄くなること があり、これら表面電極層13の厚みが薄くなっている 場合には、各圧電体素子の外端面上に形成された外部引 出電極9,10のそれぞれと各信号取出電極1を構成す る表面電極4との接続及び導通が不安定化してしまう。 また、圧電セラミック基体12の同一面上における表面 電極層13を導通させるための接続電極層14を一般的 な手法、つまり導電ペーストのスクリーン印刷を行った うえで焼き付け処理するというような手法を採用したう えで形成した場合には、焼き付け時に加わる熱の影響に よって圧電セラミック基体12、すなわち、圧電セラミ ック体3における脱分極が起こってしまうことがある。 その結果、従来の圧電体素子を用いて構成された加速度 極処理を行う。ところで、この際、各部6a,7a,6 30 センサにおいては、検出感度の低下が生じることがある ほか、量産性の低下を招くことになっていた。

> 【0010】本発明は、このような不都合に鑑みて創案 されたものであって、信号取出電極を構成する表面電極 と外部引出電極との接続及び導通を安定化することがで き、圧電セラミック体における脱分極が起こる恐れのな い圧電体素子、これを用いて構成された加速度センサ及 び圧電体素子の製造方法を提供しようとするものであ る。

[0011]

【課題を解決するための手段】本発明に係る圧電体素子 は、内部電極が埋設された板状の圧電セラミック体の互 いに対向する主表面上それぞれには信号取出電極が設け られており、各信号取出電極は、圧電セラミック体の長 手方向に沿って区分された中央部及び端部の各々と対応 する位置ごとに分離して形成された厚膜形状の表面電極 と、同一の主表面上に形成された表面電極を覆って形成 された薄膜形状の接続電極とを積層したものであること を特徴としている。そして、本発明に係る加速度センサ は、上記圧電体素子を用いて構成されたものである。

【0012】また、本発明に係る圧電体素子の第1の製

20

造方法は、内部電極が埋設された板状の圧電セラミック 体を用意し、その互いに対向する主表面上それぞれに は、圧電セラミック体の長手方向に沿う中央部及び端部 の各々と対応する位置ごとに分離して配置された厚膜形 状の表面電極を導電ペーストの焼き付け処理によって形 成する工程と、内部電極と表面電極とを用いて圧電セラ ミック体の中央部及び端部に対する分極処理を行う工程 と、同一の主表面上に形成された表面電極を覆う薄膜形 状の接続電極をスパッタリング処理によって形成する工 程とを含むことを特徴としている。

【0013】さらに、第2の製造方法は、内部電極が形 成された一方側主表面が貼り合わされて板状の圧電セラ ミック体となる一対の圧電セラミック板を用意し、各圧 電セラミック板の他方側主表面上には、圧電セラミック 板の長手方向に沿う中央部及び端部の各々と対応する位 置ごとに分離して配置された厚膜形状の分極電極を導電 ペーストの焼き付け処理によって形成する工程と、内部 電極と表面電極とを用いて各圧電セラミック板の中央部 及び端部に対する分極処理を行う工程と、各圧電セラミ ック板の他方側主表面上に形成された表面電極を覆う薄 膜形状の接続電極をスパッタリング処理によって形成す る工程と、各圧電セラミック板の一方側主表面同士を貼 り合わせて圧電セラミック体を構成する工程とを含むこ とを特徴とするものである。

[0014]

【実施例】以下、本発明の実施例を図面に基づいて説明

【0015】図1は本実施例に係る圧電体素子の構成を 簡略化して示す一部破断斜視図、図2はその製造方法の 前段階を示す工程斜視図、図3はその製造方法の後段階 を示す工程斜視図であり、ここでは従来例を示す図1な いし図3を利用して本実施例の説明を行うこととする。

【0016】本実施例に係る圧電体素子は従来例と基本 的に同一のバイモルフ構造を有するものであり、図1で 示すように、内部電極2が埋設された板状の圧電セラミ ック体3を具備している。そして、この際、内部電極2 を介したうえで対向するセラミック領域6,7それぞれ の長手方向に沿って区分された中央部6a, 7a及び端 部6b, 7bの各々が厚み方向に沿って互いに異なる向 きに分極処理され、かつ、中央部6a, 7a及び端部6 b, 7bの各々同士が互いに逆となる向きに従って分極 処理されている。また、この圧電セラミック体3の互い に対向する主表面上それぞれには信号取出電極1が設け られており、各信号取出電極1は、セラミック領域6, 7それぞれの長手方向に沿って区分された中央部 6 a, 7 a 及び端部 6 b, 7 b の各々と対応する位置ごとに分 離して形成された厚膜形状の表面電極4の3つずつと、 同一の主表面上に形成された表面電極 4 同士を覆って形 成された薄膜形状の接続電極5とが積層されたものとな っている。

【0017】さらに、この際における信号取出電極1の 一方側(図では、上側)は圧電セラミック体3の一方側 外端面(図では、左側)にまで延出される一方、他方側 (図では、下側)の信号取出電極1は他方側外端面(図 では、右側)にまで延出されている。さらにまた、この 圧電体素子の長手方向に沿う両端縁は側面視「コ」字形 状とされた一対の挟持枠体8で挟まれたうえで固定支持 されており、圧電セラミック体3の主表面上に形成され た信号取出電極1の各々は圧電セラミック体3及び挟持 10 枠体8の互いに異なる外端面上に形成された外部引出電 極9, 10のそれぞれに「T」字形となって接続された うえで導通している。すなわち、本実施例に係る圧電体 素子が従来例と異なるのは、圧電セラミック体3の同一 の主表面上に分離して形成された表面電極4のそれぞれ が厚膜形状とされており、しかも、これらを覆って形成 された接続電極5が薄膜形状とされているところにあ る。そこで、この圧電体素子においては、信号取出電極 1を構成する表面電極4のそれぞれが厚膜形状とされて いる結果、これら表面電極4と外部引出電極9,10の それぞれとの接続及び導通が不安定化しないことにな る。そして、本発明に係る加速度センサは、本実施例に 係る圧電体素子を用いたうえで構成されたものとなって いる。

【0018】次に、本実施例に係る圧電体素子の製造方 法を、従来例と同一の図2及び図3に基づいて説明す

【0019】まず、図2(a)で示すように、圧電性セ ラミックであるPZTを用いて作製された圧電セラミッ ク基体12、すなわち、帯状の内部電極層11が複数列 にわたって埋設され、かつ、多数個の圧電セラミック体 3に見合う大きさ及び形状とされた矩形平板状の圧電セ ラミック基体12を用意するとともに、銀または銀・パ ラジウムを含有する導電性ペースト(図示していない) を用意する。その後、用意した導電性ペーストを用いた うえ、圧電セラミック基体12の互いに対向する主表面 上それぞれには、圧電体素子を構成する圧電セラミック 体3におけるセラミック領域6、7、つまり内部電極2 を介して対向するセラミック領域6,7それぞれの長手 方向に沿って区分された中央部 6 a , 7 a 及び端部 6 b, 7bの各々と対応することになる位置ごとに分離し て配置された帯状の表面電極層13を複数列にわたって 形成する。

【0020】そして、この際においては、圧電セラミッ ク基体12の主表面上それぞれに対して導電性ペースト をスクリーン印刷によって塗布したうえ、塗布された導 電性ペーストの乾燥及び約800℃の温度下で焼き付け 処理することによって3~10μm程度の厚膜形状とな った表面電極層13を形成する。その結果、一列状とし て並列配置された圧電セラミック体3群に対応する範囲 ごとには、3列分ずつの表面電極層13が並列形成され

ていることになる。なお、ここでの圧電セラミック基体 12を構成しているPZTのキュリー点は、約300℃

【0021】引き続き、図2(b)で示すように、内部 電極層11と表面電極層13とを用いたうえで各圧電セ ラミック体3におけるセラミック領域6,7それぞれの 中央部6a, 7a及び端部6b, 7bに対する分極処 理、つまり所要の電界を印加することによっての分極処 理を行う。すなわち、この際には、各部6a, 7a, 6 ~Dを有することになるような分極処理を行う。その 後、図2 (c) で示すように、圧電セラミック基体12 における同一の主表面上に形成され、かつ、一列状の圧 電セラミック体3群それぞれに対応する3列分ずつの表 面電極層13を覆ったうえで導通させる接続電極層14 をスパッタリング処理、例えば、モネルスパッタリング によって形成する。そこで、この際に形成された接続電 極層14は、薄膜形状を有するものとなる。なお、ここ でのスパッタリング処理がモネル(ニッケル・銅合金) に限定されることはなく、ニッケルや銀であってもよ い。また、このスパッタリング処理中における圧電セラ ミック基体12の温度は100~200℃程度となり、 PZTのキュリー点よりも低いから、脱分極が生じる恐 れはないことになる。

【0022】さらにまた、図3(a)で示すように、内 表面側の所定位置ごとに所定幅寸法の凹溝15が形成さ れた挟持枠基体16を用意した後、これら挟持枠基体1 6の各々を圧電セラミック基体12の主表面上それぞれ に対して接着剤 (図示していない) を用いて接着するこ とによって貼り合わせる。その後、個々の圧電体素子に 30 見合う大きさ及び形状の範囲を区切るべく設定された仮 想線に従って圧電セラミック基体12及び挟持枠基体1 6を切断すると、図3 (b) で示すような構成の圧電体 素子、すなわち、厚膜形状となった3つの表面電極4 と、同一の主表面上に形成された表面電極4を覆って形 成された薄膜形状の接続電極5とが積層されてなる信号 取出電極1が主表面上それぞれに形成された圧電セラミ ック体3と一対の挟持枠体8とを具備してなる圧電体素 子が得られる。そこで、得られた圧電体素子それぞれに おける圧電セラミック体3及び挟持枠体8の外端面上に 40 外部引出電極9,10を所要のスパッタリング処理やメ ッキ処理によって形成すると、図1で示したバイモルフ 構造を有する圧電体素子として完成することになり、厚 膜形状となって各信号取出電極1を構成する表面電極4 の各々は外部引出電極9, 10のそれぞれと「T」字形 の状態で接続されていることになる。

【0023】ところで、図2で示した圧電体素子の製造 方法においては、内部電極層11が予め埋設された矩形 平板状の圧電セラミック基体12を用意するとしている

図4で示すような工程手順に従って製造することも可能 である。なお、この図4は製造方法の前段階を示す工程 斜視図であって図2と対応しているから、図2と共通し ている事項についての詳しい説明は省略する。

【0024】この変形例においては、図4(a)で示す ように、複数列にわたる内部電極層11が一方側主表面 上に形成され、かつ、圧電セラミック体3のセラミック 領域6、7それぞれに見合う圧電セラミック板17の多 数個に対応する一対の圧電セラミック基板18と、銀ま b, 7bのそれぞれが図1に示した通りの分極の向きA 10 たは銀・パラジウムを含有する導電性ペースト(図示し ていない)とをまずもって用意する。すなわち、この変 形例における圧電セラミック板17は内部電極2が形成 された一方側主表面が貼り合わされて圧電セラミック体 3となり、また、圧電セラミック基板18は内部電極層 11が形成された一方側主表面が貼り合わされることに よって圧電セラミック基体12と対応することになるも のである。そこで、まず、圧電セラミック基板18それ ぞれの他方側主表面上には、各圧電セラミック板17の 長手方向に沿って区分された中央部17a及び端部17 20 bの各々と対応する位置ごとに分離して配置されたう え、厚膜形状となった表面電極層13の複数列を導電ペ ーストの印刷及び焼き付け処理によって形成する。な お、この際における圧電セラミック板17の中央部17 a及び端部17bは、圧電セラミック体3における中央 部6a,7a及び端部6b,7bのそれぞれと対応して

> 【0025】次に、図4(b)で示すように、内部電極 層11と表面電極層13の各々とを用いたうえで各圧電 セラミック板17の中央部17a及び端部17bに対す る分極処理を行った後、図4 (c) で示すように、圧電 セラミック基板18それぞれの他方側主表面上に形成さ れ、かつ、一列状の各圧電セラミック板17群それぞれ に対応する3列分ずつの表面電極層13を覆ったうえで 導通させる接続電極層14をスパッタリング処理によっ て形成する。さらに、その後、各圧電セラミック基板1 8の内部電極層11が形成された一方側主表面同士を接 着剤(図示していない)で接着することによって貼り合 わせると、図2(c)で示したと同構造の状態となる。 そこで、図3で示した製造方法の後段階における手順に 従うと、図1で示したバイモルフ構造を有する圧電体素 子として完成することになる。

[0026]

【発明の効果】以上説明したように、本発明に係る圧電 体素子及びその製造方法によれば、信号取出電極を構成 する表面電極が厚膜形状とされているので、これら信号 取出電極を構成する表面電極と圧電体素子の外端面上に 形成された外部引出電極との接続及び導通を安定化する ことができる。また、表面電極を覆って信号取出電極を 構成する接続電極が薄膜形状とされており、しかも、こ が、以上説明したバイモルフ構造を有する圧電体素子を 50 れらの接続電極をスパッタリング処理によって形成して

9

いるから、電極形成時における圧電セラミック体の温度がキュリー点以下に抑えられる結果、脱分極が起こることもあり得ないことになる。従って、本発明に係る圧電体素子を用いて構成された加速度センサにおいては、検出感度の向上とともに、量産性の向上を図ることが実現できるという効果が得られる。

【図面の簡単な説明】

【図1】本実施例及び従来例に係る圧電体素子の構成を 簡略化して示す一部破断斜視図である。

【図2】本実施例及び従来例に係る圧電体素子の製造方 10 法の前段階を示す工程斜視図である。

【図3】本実施例及び従来例に係る圧電体素子の製造方 法の後段階を示す工程斜視図である。

【図4】本実施例に係る圧電体素子の製造方法の変形例


を示す工程斜視図である。

10


【符号の説明】


- 1 信号取出電極
- 2 内部電極
- 3 圧電セラミック体
- 4 表面電極
- 5 接続電極
- 6 セラミック領域
- 7 セラミック領域
- 6 a セラミック領域の中央部
- 6b セラミック領域の端部
- 7a セラミック領域の中央部
- 7b セラミック領域の端部


【図1】




【図2】









フロントページの続き

(51) Int. Cl. 6

識別記号 庁内整理番号

FΙ

技術表示箇所

HO1L 41/22